Tag
[5680] TSMC、1兆トランジスタデバイスへの道を開く
TSMCの2026年欧州技術シンポジウムでは、2030年までに1兆トランジスタ/パッケージという目標に向けたロードマップが示された。これは、A12、CoWoSの48倍へのスケールアップ、SoIC、およびCOupe（コンパクト・ユニバーサル・フォトニック・エンジン）を統合したAIプラットフォームによって達成される。
AIチップ不足は数年続く、TSMCが警告：安定価格でも2026年には値上げ
TSMCはAIチップ供給の主要ボトルネックがCoWoS先進パッケージング技術であると警告。CoWoSはロジックダイとHBMをシリコンインターポーザ上に統合する2.5Dパッケージングプロセスである。2026年末までに月産120,000～130,000ウェーハへの大幅な増産が見込まれるものの、リードタイムは長く、ファブは2027年まで完売状態が続くと予想される。
台积电CoWoS良率达98%，每年更新整合更多HBM
台湾积体电路制造（TSMC）在技术论坛上宣布，其CoWoS（Chip-on-Wafer-on-Substrate）先进封装技术的良率已达到98%。 该公司还透露，CoWoS技术将持续快速扩展，计划在2028年量产14倍光罩尺寸的版本，可整合20颗高带宽存储器（HBM），并在2029年进一步推进至超过14倍光罩尺寸的版本，整合24颗HBM。
TSMCのHBMパッケージング歩留まり問題がIntelに追い風、アナリスト指摘
AIチップに不可欠なTSMCのCoWoS先端パッケージング技術で、HBM統合を中心に生産ボトルネックが発生しています。この状況は、TSMCのシリコンインターポーザに代わるEMIBパッケージングを提供するIntel Foundryにとって、市場シェア獲得の機会となります。アナリストは、IntelのEMIBなどがTSMCのCoWoSに伴うコスト、歩留まりリスク、および容量制約に対処できる可能性があり、AIチップメーカーの顧客をIntelに移行させる可能性があると指摘しています。
CoWoS Packaging Explained: CoWoS-S vs. CoWoS-R vs. CoWoS-L, HBM, 製造, AI Chips
CoWoS（Chip-on-Wafer-on-Substrate）は、AIアクセラレータやHPCプロセッサ向けに、複数のロジックダイと高帯域幅メモリ（HBM）を同一パッケージ内に高密度に配置する先進的な2.5Dパッケージング技術です。シリコンインターポーザー（CoWoS-S）、RDLインターポーザー（CoWoS-R）、または両者の組み合わせ（CoWoS-L）を使用して、ダイ間の短く高密度な電気的接続を実現します。これにより、従来のパッケージングに比べてメモリ帯域幅とダイ間通信速度が大幅に向上しますが、製造の複雑さが増すというトレードオフも存在します。
CoWoS Packaging Explained: AIチップの背後にある隠されたインターコネクト
CoWoS (Chip-on-Wafer-on-Substrate) は、複数のチップ（ロジックダイやHBMメモリスタックなど）をシリコンインターポーザーとパッケージ基板上に統合する先進的なパッケージング技術です。これにより、インターコネクト長が短縮され、帯域幅が向上し、AIアクセラレータのパフォーマンスが向上します。
TSMC、AIパッケージングとコネクティビティを推進
TSMCはAIチップ需要急増に対応するため、CoWoS（Chip-on-Wafer-on-Substrate）の高度パッケージング能力を年率90%で拡大中です。量産中の第3世代CoWoSは最大12個のHBMチップをサポートし、2029年までに24個、将来的には64個のHBMチップをサポートするシステム開発を進めています。