Tag
先進パッケージングが新戦場へ進出
AIチップの需要急増により、TSMCのCoWoS先進パッケージングの供給能力が逼迫しており、2027年まで予約で埋まっている状況です。これに対応するため、CoPoS（Chip-on-Panel-on-Substrate）と呼ばれる次世代パッケージング技術が注目されており、より大きなチップサイズやチップレット統合に対応可能です。中国では、Enflame TechnologyとShanghai Xianfeng Technologyがガラス基板を用いたCoPoS先進パッケージングのサンプルを発表し、国内技術の進展を示しました。CoWoSからCoPoSへの移行は、半導体パッケージング業界における構造的な飛躍となる可能性があります。
[7356] TSMC、CoWoSに代わるCoPoSパッケージングを加速、ガラスコア基板でコストを30%削減し、ウェーハ利用率を90%以上に向上
TSMCは、大型AIチップパッケージの経済性とウェハー利用率を向上させるため、CoWoSからCoPoSへの高度パッケージング技術への移行を加速している。CoPoSは、より大きなパネルレベルウェハーを使用するため、丸型ウェハーのCoWoSよりも利用率が大幅に高く（75-80% vs 50-65%）、コストを20-30%削減できる。
TSMCのCoPoSパッケージング、2028年までにAIチップのサイズ制限打破を目指す
TSMCは、AIチップのサイズ制限を克服するため、現在のCoWoS（Chip-on-Wafer-on-Substrate）パッケージングに代わるCoPoS（Chip-on-Panel-on-Substrate）を開発中です。CoPoSは、円形のウェーハではなく、大型の長方形パネルを使用することで、より大きなチップ表面とコスト効率の高い製造を可能にします。Nvidiaの次世代AIアクセラレータFeynmanが、2028年後半の量産開始を目指し、CoPoSを最初に採用する主要製品になると予想されています。
TSMC、CoWoS完売の2027年を見据えCoPoSパネルパッケージングを試験導入
TSMCは、2027年まで完売しているCoWoSパッケージングの代替として、次世代技術であるCoPoSの試験運用を開始しました。CoPoSは、AIチップの需要増に対応するため、従来のウェハーではなく、より大きな長方形パネルを使用し、効率的なチップ配置を可能にします。これにより、IntelのEMIBプラットフォームに対抗することを目指しています。CoPoSの量産は2028年後半または2029年を目標としていますが、CoWoSのバックログにより、業界はIntelのEMIBやFoverosなどの代替技術も検討しています。