ツール/フレームワーク重要度 ★8
TSMCのCoPoSパッケージング、2028年までにAIチップのサイズ制限打破を目指す
TSMC's CoPoS Packaging Aims to Break the AI Chip Size Limit by 2028
Advanced Packaging (CoWoS)·2026/8/21
AI要約
TSMCは、AIチップのサイズ制限を克服するため、現在のCoWoS（Chip-on-Wafer-on-Substrate）パッケージングに代わるCoPoS（Chip-on-Panel-on-Substrate）を開発中です。CoPoSは、円形のウェーハではなく、大型の長方形パネルを使用することで、より大きなチップ表面とコスト効率の高い製造を可能にします。Nvidiaの次世代AIアクセラレータFeynmanが、2028年後半の量産開始を目指し、CoPoSを最初に採用する主要製品になると予想されています。
AI要点
- TSMCは、AIチップのサイズ制限を克服するため、CoWoSに代わるCoPoSパッケージング技術を開発しています。
- CoPoSは、円形のウェハーではなく、長方形のパネルを使用することで、より大きなチップ表面積を可能にします。
- Nvidiaの次世代AIアクセラレータがCoPoSを最初に採用する可能性があり、2028年後半の量産が目標とされています。
なぜ重要か
CoPoS技術は、AIチップの性能向上とコスト効率の改善に貢献し、将来のより高性能なAIハードウェア開発の基盤となる可能性を秘めています。