#Semiconductor3件

CoWoS Packaging Explained: CoWoS-S vs. CoWoS-R vs. CoWoS-L, HBM, 製造, AI Chips

CoWoS（Chip-on-Wafer-on-Substrate）は、AIアクセラレータやHPCプロセッサ向けに、複数のロジックダイと高帯域幅メモリ（HBM）を同一パッケージ内に高密度に配置する先進的な2.5Dパッケージング技術です。シリコンインターポーザー（CoWoS-S）、RDLインターポーザー（CoWoS-R）、または両者の組み合わせ（CoWoS-L）を使用して、ダイ間の短く高密度な電気的接続を実現します。これにより、従来のパッケージングに比べてメモリ帯域幅とダイ間通信速度が大幅に向上しますが、製造の複雑さが増すというトレードオフも存在します。

TSMC、2nmおよび先進パッケージングの進捗状況を発表

TSMCは2nmプロセス技術（A13、A12、N2U）とCoWoS先端パッケージングソリューションの進捗を発表。過去最大のCoWoSパッケージ（5.5リチクルサイズ）の量産を開始し、歩留まりは98%超です。AI・先端チップ需要増に対応するため、2026年に5つの新ファブを開設し、2nm生産能力は2026-2028年に年平均70%成長すると予測。

[7801] TSMC CoWoSの需給ギャップ、2026年末までに20%から10%に縮小か

TSMCは先進パッケージング能力を積極的に拡大しており、CoWoSの月間能力は2026年に12万〜14万ウェーハに達すると予測されています。OSATパートナーの能力と合わせると、業界全体の能力は月間20万ウェーハに近づく可能性があります。この拡大により、CoWoSの需給ギャップは2026年末までに20%から10%に縮小し、2027年にはさらに改善すると予想されています。