ハードウェア初出 6/18 16:10
ImecとSony、3Dチップ積層向け裏面配線技術を発表
Imec, Sony unveil backside interconnect method for 3D chip stacking
https://www.digitimes.com/rss/daily.xml2026/6/18
AI要約
ImecとSonyは、3Dチップスタッキングのための新しいバックサイドインターコネクト手法を発表しました。これは将来の高性能コンピューティング、特にAIチップの集積度と性能向上に貢献する可能性のある技術です。
AI要点
- ImecとSonyが、3Dチップスタッキングに不可欠な裏面配線技術を発表した。
- この技術は、チップの積層密度と性能の向上に貢献すると期待されている。
- 特にAIチップなど、高性能コンピューティング分野での応用が見込まれる。
- 将来の高性能チップ設計における重要なブレークスルーとなり得る。
- 従来の配線技術の限界を超える可能性を秘めている。
なぜ重要か
この裏面配線技術は、チップレットの積層密度と電気的性能を飛躍的に向上させ、AIやHPC分野における次世代高性能コンピューティングの実現を加速させる可能性があるため、重要である。